El metal precioso de Intel para servidores

Hasta 28 núcleos, AVX 512 y arquitectura de malla en lugar de bus de anillo. Estas son algunas de las novedades de los nuevos procesadores Xeon de Intel con arquitectura Skylake-SP. Intel también ha cambiado la nomenclatura: En lugar de E3, E5 y E7, ahora hay bronce, plata, oro y platino.

Intel ha terminado el reemplazo de sus anteriores procesadores Xeon en Broadwell. Las CPU, desarrolladas bajo el nombre de Skylake-SP, se denominan oficialmente "procesadores escalables Intel Xeon", lo que probablemente pretende indicar que todos los modelos Xeon recién presentados encajan en el mismo socket P3 con 3.647 pines. Intel divide los nuevos Xeon en las clases Bronce, Plata, Oro y Platino. Los modelos bronce y plata sólo pueden funcionar en placas base de doble zócalo, los modelos oro también en sistemas de cuatro zócalos y las variantes platino finalmente también en sistemas con ocho zócalos de procesador. La diferencia entre Bronze y Silver es que los modelos Bronze carecen de Hyperthreading y Turbo Boost 2.

A diferencia de los procesadores Core X presentados recientemente, todos los nuevos modelos Xeon se basan en la misma arquitectura Skylake SP. Las CPU se fabrican en el proceso de 14 nanómetros desarrollado por Intel. En comparación con los Xeon de la generación directamente predecesora, se dice que los procesadores Skylake SP ofrecen un aumento medio del rendimiento por un factor de 1,65. En comparación con un sistema Xeon de hace cuatro años basado en Sandy Bridge, un nuevo servidor Xeon de la misma clase debería ofrecer incluso un rendimiento cuatro veces superior. Para conseguirlo, Intel también ha puesto algo de esfuerzo en Skylake-SP.

Red en lugar de anillo: la microarquitectura

Con Skylake-SP ahora tienes hasta 28 núcleos en los modelos superiores Platinum. Con Broadwell-SP, el final de la línea todavía se alcanzó con 24 núcleos. Dado que el concepto de bus en anillo introducido con Nehalem-EX ya alcanzó sus límites aquí -la CPU acopló dos anillos con 12 núcleos cada uno-, Intel utiliza ahora una estructura de malla para conectar los núcleos con los dos controladores de memoria, los controladores PCI Express y los enlaces UPI. En principio, también es adecuado para más de 28 núcleos, como ya demuestra el actual procesador HPC Xeon Phi de Intel: Knights Landing tiene 72 núcleos conectados a través de una malla, mientras que el Epyc de AMD viene con 32 núcleos. Sin embargo, se dividen en cuatro unidades con ocho núcleos de procesador cada una.

Intel también ha cambiado la arquitectura de la caché. En los Xeon Skylake SP, la caché de nivel 2 por núcleo es ahora de un MB en lugar de 256 KB. Intel prácticamente ha rebañado los 768 KB adicionales al núcleo original de Skylake. La caché compartida de nivel 3 es ahora de sólo 1,37 MB por núcleo en la mayoría de los modelos. Sin embargo, algunos modelos con un menor número de núcleos también tienen cachés L3 significativamente mayores con tamaños de hasta 4,125 MB por núcleo.

Con Broadwell, el tamaño mínimo era de 2,5 MB. Sin embargo, ahora es exclusivo de Skylake-SP. Según Intel, el cambio en la arquitectura de la caché, con una caché L2 más grande y rápida, debería beneficiar sobre todo a las aplicaciones típicas de los centros de datos, como las cargas de trabajo con muchos hilos. También debería aumentar el rendimiento o el número de máquinas virtuales que pueden ejecutarse en el servidor.

Además, Intel ha realizado algunas optimizaciones en la microarquitectura respecto a Broadwell, que puede procesar alrededor de un diez por ciento más de instrucciones de enteros por reloj. Se supone que el AVX-512 aporta un aumento significativo de la velocidad. Para las aplicaciones que utilizan las nuevas instrucciones AVX-512 de Intel, el fabricante de CPUs promete un rendimiento un 60 por ciento superior al que era posible con las anteriores instrucciones AVX de 256 bits. El AVX-512 es uno de los puntos en los que hay diferencias entre las distintas clases de Xeon: Los modelos de las series Bronze, Silver y Gold 5100 sólo tienen una unidad de adición múltiple fundida (FMA) por núcleo, mientras que los modelos Gold 6100 y Platinum tienen otra unidad FMA embridada al núcleo. Sin embargo, los núcleos se cambian a un reloj aún más bajo que antes para algunas instrucciones AVX-512 especialmente complejas.

Interfaz de memoria y UPI en lugar de QPI

Los dos controladores de memoria DDR4 de los procesadores Skylake SP tienen ahora tres canales de memoria cada uno, que en los modelos Platinum y Gold 6100 también admiten memoria DDR4 2.666. Los procesadores Gold 5100 y Silver están limitados aquí a DDR4-2.400, los Bronze a DDR4-2.133. Se admiten dos DIMM por canal. El Epyc de AMD tiene un total de ocho canales de memoria y un máximo de dos TB de RAM, por lo que sigue teniendo ventaja en este aspecto.

El tamaño máximo de la memoria en los nuevos procesadores Xeon depende del modelo concreto de procesador: con Platinum y Gold, hay modelos especiales que soportan hasta 1,5 TB de RAM, la regla es 768 GB por zócalo.

Intel, por su parte, puede ganar puntos con el número de procesadores por placa base: mientras que AMD soporta un máximo de dos CPU, con los Xeon Platinum son posibles sistemas con hasta ocho procesadores. Para la conexión entre los procesadores, Intel utiliza Ultra Path Interconnect (UPI), una nueva tecnología que sustituye a Quick Path Interconnect (QPI). Según Intel, los enlaces UPI deberían consumir menos energía y también ofrecer un mayor rendimiento de transmisión. Xeon Bronze, Silver y Gold-5100 tienen dos enlaces UPI, Gold-6100 y Platinum tienen tres enlaces UPI. Con tres enlaces, también se pueden realizar conexiones más rápidas de cuatro CPU con anillo y barra transversal. La velocidad de los enlaces UPI está limitada a 9,6 GT/s para los Xeon Bronze y Silver, los Xeon Gold y Platinum pueden transmitir 10,4 GT/s.

Con Skylake-SP, el controlador PCI Express ya no se concentra en un solo lugar, sino que se divide en tres unidades conectadas en malla, cada una con 16 carriles PCI Express 3.0. Esto elimina un cuello de botella en el sistema. Todos los nuevos procesadores Xeon tienen 48 carriles. Una de las tres unidades PCI-E también se encarga de la conexión a través de cuatro carriles DMI3 con el chipset.

Chipset con aceleración rápida de redes y criptografía

Además del procesador Skylake SP, el segundo componente de la plataforma Purley de Intel es el chipset, al que Intel ha dado el nombre en clave de Lewisburg. Hay seis variantes de modelos diferentes con distintas gamas de funciones. El modelo básico es el C621, que, además del equipamiento básico con 20 carriles PCIe 3.0 y 24 carriles de E/S de alta velocidad (HSIO), cuenta con cuatro puertos GBit Ethernet. Los puertos (HSIO) pueden ser utilizados por el fabricante de la placa base tanto para los puertos SATA como para los USB 3.0. Las unidades SSD PCEe y los aceleradores Optane propios de Intel se conectan directamente al procesador a través de PCIe. Con el dispositivo de gestión de volumen, ahora es posible el intercambio en caliente de unidades SSD NVMe sin necesidad de un controlador de terceros.

En los modelos de chipset de mayor rango, se añaden dos o cuatro puertos de 10 GbE y, a partir del C625, la tecnología QuickAssist de Intel. Esto puede utilizarse para acelerar y comprimir las cargas de trabajo criptográficas. El fabricante de chips nombra como áreas de aplicación, además de la encriptación de datos, las VPN, el enrutamiento seguro o las aplicaciones de almacenamiento.

Las extensiones de protección de memoria de Intel, un Boot Guard ampliado y el BIOS Guard 2.0 deben proporcionar seguridad adicional a los propios servidores Xeon. Los modelos Xeon superiores de la clase Gold 6100 y Platinum también ofrecen la tecnología Run-Sure de Intel con características RAS adicionales

Especialmente para las aplicaciones de HPC, Intel ofrece variantes F especiales de los procesadores Gold y Platinum con interfaz de tejido de host de arquitectura Omni-Path integrada. Esta conexión de alta velocidad de 100 Gbits con cables y conmutadores especiales se utiliza para construir clusters masivos con baja latencia.

Deja un comentario